Intel公布新的Co-EMIB封装和ODI硅片互联技术

在本周于旧金山举行的SEMICON West大会上,Intel公布了新的芯片封装技术Co-EMIB和新的硅片互联技术Omni-Directional Interconnect(ODI:全方位互联技术),并推出了一系列全新的基础工具。基于全新的封装和硅片互联技术,可以通过高集成度的多硅片构建灵活的成品芯片。本质上来说,这就是Intel向着Chiplets技术的实际应用又迈出了一步。

Intel Co-EMIB说明图

Intel在2018年公布了EMIB(Embedded Multi-die Interconnect Bridge:嵌入式多芯片互联桥接)2D封装技术,该技术通过硅桥,将不同的硅片联接起来。在今年初的CES大会上,Intel又公布了Foveros 3D封装技术,该技术首次将硅片的3D堆叠从存储硅片扩展到CPU、GPU和AI加速模块等高性能逻辑晶圆。利用高密度的互联技术,将EMIB 2D封装技术和Foveros 3D封装技术结合起来,实现多个Foveros模块的互联,最终实现高性能、高密度和低功耗的成片芯片。在2D和3D上互联的这些硅片可以采用不同的工艺制程,比如模拟部分采用较老的工艺制程会更为合适,而CPU、GPU、AI和FPGA这些计算核心则需要采用最新的工艺制程才能达到最佳的性能。

Omni-Directional Interconnet的两种类型

ODI技术,即全方位互联技术,可以为封装中各个小硅片之间的全方位互联通信提供更大的灵活性。使用ODI技术,封装中顶部的硅片可以在水平方向上与其它chiplets硅片进行通信,类似于EMIB。封装中顶部的硅片还可以通过TSVs(Through-Silicon Vias:硅通孔)在垂直方向上与其之下的chiplets硅片进行通信,类似于Foveros。

ODI还会使用更大的垂直通孔,直接从封装基板向顶部硅片供电。Intel表示,这些垂直通孔比常规的硅通孔更大、电阻更低,因而可以提供更稳定的电力传输。在堆叠的chiplets和封装基板之间,这些垂直通孔还可以实现更高的带宽和更低的时延。这种方法减少了封装底部芯片所需的硅通孔数量,为有源晶体管释放更多的面积,并优化了Chiplets的尺寸。

在公布ODI技术的时候,Intel特别提到了AI和超算这样一些数据中心负载,这在一定程度上表明了ODI技术的应用方向。

与Co-EMIB和ODI技术一同公布的,还有一项称为MDIO的接口协议。正如在从Chiplet到ODSA,对中国芯片产业的启发中介绍过的,实现Chiplets技术的关键在于定义一套chiplets之间通信的标准接口。MDIO就是Intel定义的chiplets间的通信协议,它将替代当前的AIB接口。Intel表示,相比AIB接口,MDIO接口加倍了管脚速率和带宽,将在2020年正式发布。

总 结

虽然Intel目前在售的芯片还是由采用同一工艺制程的大硅片封装而来的芯片,但从Intel连续不断公布的信息来看,Intel也在向着采用Chiplets技术的方向上迈进,这一点从Intel积极参与OCP ODSA项目组也可以看得出来。AMD在售的服务器和桌面级CPU已经使用了chiplets技术,但Intel认为自己的技术相比AMD而言会有更多的创新。可以预计,从2020年开始,Intel的Co-EMIB、ODI和MDIO技术将会在其CPU上开始落地。

下一篇
« Prev Post
上一篇
Next Post »